半导体展NEPCON|倒装芯片，挑战越来越大

 

正在开发新的凸点（bump）结构以在倒装芯片封装中实现更高的互连密度，但它们复杂、昂贵且越来越难以制造。今天就由半导体展NEPCON小编为你解读更多行业新趋势。

 

对于具有高引脚数的产品，倒装芯片封装长期以来一直是一种流行的选择，因为它们利用整个芯片区域进行互连。该技术自 1970 年代以来一直在使用，从 IBM 的 C4（controlled collapse chip connection）开始，但真正广泛使用是在 1990 年代。

 

从那时起，凸块技术不断发展，以处理内存、高性能计算和移动计算设备所需的不断增加的功率和信号连接密度。满足这一需求需要新的互连技术，以实现更小的凸点间距，目前正在生产中。

 

随着时间的推移，倒装芯片互连的路线图从无铅凸块发展到铜柱，再到铜微凸块。间距尺寸继续缩小，这反过来又给凸块和键合带来了制造挑战。

 

在倒装芯片领域——250 微米及以下间距——初是锡铅凸块，其中一项重大举措是无铅化。但是，当你开始达到 100 微米或以下时，你会开始看到更多的铜柱，尽管当我们看到高达 250 微米的铜柱时存在重叠，对于 250 微米的间距，我们看到 130 微米的凸点尺寸或铜柱直径。一旦我们达到 100 微米的间距，它就是 80 微米的直径。我见过的小间距是 62.5 微米间距和 40 微米柱。我预计很快就会看到 50 微米间距。

 

基本的倒装芯片工艺在电路制造之后开始，此时在芯片表面创建金属焊盘以连接到 I/O。接下来是晶圆凸块，将焊球沉积在每个焊盘上。然后晶圆被切割，这些芯片被翻转和定位，使焊球与基板焊盘对齐。然后焊球被熔化/回流，通常使用热空气，并且安装的芯片底部填充有电缘粘合剂，通常使用毛细管作用。

 

随着凸块技术变得越来越小，额外的处理步骤——例如，用于创建铜柱的光刻——为良率检测器开辟了新的机会。对于成功的键合工艺，微粒、表面污染物和焊料凸点空洞都会影响良率。这些需要过程控制、计量和检查。

 

凸块工艺和键合工艺各自具有需要监控的特定特性。对于凸块，计量学侧重于直径、高度和共面性。更小的间距需要更严格的凸点直径和高度控制。类似地，随着凸块高度的缩小，共面性窗口变得更小。通常，允许有 10% 的变化。例如，30μm的凸点高度会导致 ±3μm 的允许偏差。超过此值会导致粘合不成功或粘合不良。

 

目视检查自动化程度的提高减少了对操作员查看图像和做出决定的依赖。凸块连接的指数增长是一个驱动因素。键合工艺的改变提供了另一个。自对准回流焊工艺是一项成熟的技术。与先进封装中常用的热压键合，有通过电气测试的可靠性机制。这反过来又促使使用 X 射线检测和计量工具来查看键合后的凸点。

 

需要更高互连数量的产品继续推动互连路线图。每种倒装芯片技术都有制造限制，包括材料特性、挑战底部填充技术的缩小尺寸，以及增加使用光刻技术来创建互连结构。键合工艺的任何变化都会导致计量和检测步骤的增加，以满足良率和质量目标。

 

以上便是半导体展NEPCON小编为大家整理的相关内容，如果大家对这方面比较感兴趣，可以到半导体展NEPCON参观交流。2023年10月11日-13日，半导体展NEPCON将于深圳国际会展中心（宝安新馆）隆重开幕，将以“跨界+芯+智造”为创新理念，展会将汇聚1,200个企业及品牌参展，展示电子元器件、PCBA制程、智能制造、EMS服务、半导体封测等相关的国内外设备新品及先进技术解决方案。与同期多展联动，带来消费电子、家电、工控、通信通讯、汽车、触控显示、新能源、医疗器械、光电等领域跨界商机，绽放亚洲电子工业新活力。此外，同期将举办超30场跨国、跨界活动，覆盖PCBA制程、半导体封装、工业机器人、智能仓储与物流、机器视觉、智慧工厂、工业互联网、激光、3C、家用电器、通信、汽车、5G、物联网、人工智能、AR/VR、新能源、医疗器械、照明等热门话题，创新打造多元化国内、外商务配对社交机会，一站式捕捉亚洲跨界商贸网络，诚邀您莅临参观，为您解读更多行业发展新趋势。

 

文章来源：半导体行业观察