半导体封装测试展|为什么Chiplet技术将成为半导体产业的下一个重点？

摩尔定律发展至今，虽然对其是否放缓有不同解读，但可以明确的是：电晶体密度增加的速度已跟不上算力需求增长的速度。因此，IC设计公司和云计算巨头都在寻找除缩小电晶体外可以增加算力的方法。
在后摩尔时代，仅依靠先进制程和提高电晶体密度已不足以提升芯片性能。本文将探讨摩尔定律的延伸，以及为什么Chiplet技术将成为半导体产业的下一个重点。

半导体封装测试展了解到，目前电晶体密度每2-3年翻倍，而AI服务器运算速度每年需增加十倍，造成严重的算力需求缺口。芯片供应商需要在当前市场需求和半导体制程发展下寻找解决方案。因此，在算力上寻找电晶体密度增加的替代方案成为IC设计公司研发的重点。

主要芯片厂商（如NVIDIA、AMD、Intel）的芯片运算速度提升远快于电晶体密度增加速度，这是因为还有其他方法可以提升算力：1. 特化系统中芯片的设计：如从通用但效能较低的CPU转向可并行运算的GPU，甚至是专用的ASIC芯片。2. 优化系统整体性能：如改善芯片间的数据传输瓶颈，使用Chiplet增加芯片设计的灵活性与模块性能。
半导体封装测试展了解到，这些趋势和新技术的开发塑造了摩尔定律延伸的方向，从单纯依靠电晶体微缩，转向电晶体微缩、定制化芯片、系统性能优化等技术并重发展。
未来半导体趋势：定制化芯片（Specialized Design）Chiplet技术日益重要的原因之一是定制化芯片的趋势。芯片设计演化过程中，起初主要是通用CPU，但近年来对特殊算力需求的增长使定制化芯片成为主流。
推动定制化芯片发展的因素包括：

1. 算力需求增长

2. 运算成本考量

3. 云计算巨头间的竞争（更低的算力成本结构是重要优势）

例如，手机芯片从主要为CPU发展到单个主芯片包含CPU核心、GPU核心甚至NPU核心（用于AI运算）；服务器从以CPU芯片为主发展到现在更多使用GPU，甚至ASIC和FPGA配置。
因此，根据使用场景优化系统成为IC设计的趋势。
Chiplet支持设计概念的演化：以Meta为例Chiplet设计能帮助设计者灵活组合各种技术，需要修改时也能灵活调整设计，大幅降低修改成本。半导体封装测试展了解到，Chiplet设计类似堆积木，设计者可根据需求堆叠，变动设计时只需修改某几个模块，无需重新设计整个系统。

从芯片定制化趋势和成本控制要求来看，Chiplet是符合这些要求的技术方案。
Meta（Facebook）在2023年OCP Summit分享了Chiplet技术在AI芯片上的重要应用：

1.快速改变设计以满足内存需求：在AI运算系统中，如果终端应用需要更多内存，Chiplet设计可帮助快速增加内存数量，大幅缩短设计时间。

2.易于替换芯片模块：Chiplet设计允许灵活替换某些模块，如将AI芯片模块替换为视频处理模块，实现快速设计变更。

3.易于增加光学Chiplet模块，满足AI系统带宽要求：在AI大模型趋势下，芯片间、服务器间需要快速数据传输，带宽不足可能成为系统瓶颈。Chiplet概念可快速在系统中加入光学Chiplet，提升系统带宽。

总结：使用Chiplet技术提升系统性能，延伸摩尔定律Chiplet的发展是为了延伸摩尔定律并满足各种应用对运算的需求。
在摩尔定律发展后期，芯片设计逐渐从标准化CPU转向定制化GPU、ASIC、FPGA，或这些芯片的组合。
为满足设计灵活性、IC设计定制化趋势和整体成本要求，Chiplet和先进封装技术成为延伸摩尔定律的重要技术。这也是各大厂商积极布局Chiplet技术的原因。

 

 

 

文章来源：SISC半导体芯科技